Alt om Intels nye mikroarkitektur

SAN FRANCISCO (PC World Norge): Det var knyttet store forventninger til Intels kommende mikroarkitektur før årets Intel årlige utviklerkonferanse, IDF.

Normalt er det Intels øverste sjef, Paul Otellin.i som holder åpningstalen. Men da det ble kjent at denne jobben var overlatt til David Perlmutter, Intels sjef for arkitekturavdelingen, gned entusiastene seg i hendene og så frem til Haswell-bonanza.

Men til entusiastenes store skuffelse benyttet Perlmutter sine 60 minutter til å snakke mer generelt om selskapets tilstand og selvsagt kommende teknologisatsning. Til manges skuffelse ble det viet overraskende liten tid til Haswell. En kort teknologisk demonstrasjon med fokus på den innebygde grafikkprosessoren i Haswell var stort sett alt vi fikk se. Det Perlmutter var mer interessert i å snakke om var Ultrabooks.

Lesere som har fulgt IDF over årene, har muligens fått med seg at IDF er en svært teknisk konferanse. Det skulle kanskje bare mangle ettersom det er maskin- og programvareutviklere konferansen henvender seg til.

I motsetning til tidligere utgaver av konferansen ble det holdt en egen teknisk økt der Haswell ble presentert av arkitektene selv, med Ronak Singhal og svenske Per Hammarlund i spissen.

«Tick-tock»

Med introduksjonen av Nehalem-mikroarkitekturen introduserte Intel en ny utviklingsmodell for utvikling av mikroarkitekturer. Modellen som har fått navnet «tick-tock», baserer seg på at en ny mikroarkitektur blir introdusert ved hver «tock», mens arkitekturen oppgraderes ved hver «tick». Haswell er en såkalt tock. I korte trekk vil det si at arkitekturen vil være basert på eksisterende 22 nm produksjonsteknologi.

De første detaljene om Haswell ble faktisk annonsert allerede under IDF i fjor, der Otellini lovet en dobling av grafikkytelsen og 20x mindre effektforbruk når prosessoren gikk på tomgang. Dette er selvfølgelig meget imponerende tall. Det store spørsmålet har derfor dreid seg om hvordan Intel har klart å oppnå disse resultatene.

Evolusjonær arkitektur

De fleste selskaper er svært glade i å ty til ordet revolusjon når en ny teknologi skal lanseres. Vi ble derfor ganske overrasket da Singhal gikk på scenen for å fortelle en fullsatt sal at Haswell bygger Sandy Bridge/Ivy Bridge-arkitekturen. En viktig og fundamental endring har denne gangen vært selve utviklingsfilosofien bak Haswell, der Intel har gått i mot tidligere års filosofi og erfaring.

Les også: Slik er «Ivy Bridge»

Tidligere har Intel utviklet separate mikroarkitekturplattformer for separate markeder (bærbare, skrivebord og tjenere). Fokuset denne gangen har vært å lage en modulær mikroarkitektur som kan tjene samtlige av markeder som selskapet opererer i: fra spesielle lavenergiversjoner for ultrabooks og nettbrett til mer kraftige tjenerprosessorer. Det har med andre ord gått mye tid til konsolidering.

Likhetene mellom en prosessor som skal sitte i et nettbrett og en prosessor som skal sitte i en tjener, overgår forskjellene, ifølge Singhal. Det er naturligvis nyvinninger for å redusere effektforbruket det siktes til her.

Faktisk startet hele Haswell-prosjektet med å velge den øvre grensen for effektforbruket. Som et eksempel ble de ulike strømsparingstilstandene i dagens Ivy Bridge-arkitektur hentet frem.

En Ivy Bridge-basert prosessor kan i dag være i to tilstander, tilstand S0 (aktiv tilstand) og S3/S4 (inaktiv tilstand). Selv om de to sistnevnte tilstandene fører til at effektforbruket reduseres, bruker prosessoren flere sekunder til å gå fra en tilstand til en annen. Intel har tradisjonelt klart å kutte ned tiden på denne tiden ved å kutte prosessorens totale effektforbruk. Men med Haswell går selskapet enda lenger ved å introdusere en ny tomgangstilstand kalt S0ix.

Strømforbruket redusert til 1/20

Takket være den nye tilstanden vil Haswell-baserte prosessorer redusere effektforbruket til nærmere en tjuendedel når prosessoren går på tomgang. Dette er erfaringer selskapet har gjort under utviklingen av smartmobilprosessoren «Medfield» som nå kommer Haswell til gode. På mange måter flytter Intel x86-arkitekturen nærmere ARM-arkitekturen.

Et annet viktig strømbesparende tiltak som Intel introduserer i den kommende arkitekturen, er mer fleksibel «ruting» av spenning innenfor en kjerne. Tidligere har man skrudd av kjerner som ikke har vært i bruk, med Haswell er det til og med mulig å skru av deler av en aktiv kjerne som ikke er i bruk.

Ifølge Hammarlund har dette vært mulig fordi Intel både designer og produserer prosessorene selv – en posisjon Intel er alene om. Sist, men ikke minst er det gjort store grep for å redusere sløsing av energi når data overføres fra prosessor og over PCI Express-bussen. Ikke nok med det, Intel vil nå stille strengere krav til tredjeparts maskinvareprodusenter om å følge de nye retningslinjene som er utviklet for Haswell som blant annet går ut på at PCI Express-kort må redusere spenningen.

Økt ytelse gjennom økt båndbredde

Alle som hadde håpet at Intel ville øke kjerneantallet med Haswell, vil nok bli skuffet. Akkurat som med Ivy Bridge planlegger Intel fortsatt å beholde antall kjerner uberørt, det vil si mellom to og fjerne kjerner. Heller ikke cachestørrelsen vil øke.

Slik vi har forstått det, hadde Intel opprinnelig lyst til å øke både antallet kjerner og cachestørrelsen, men måtte rett og slett droppe dette av hensyn til effektforbruket. Begrensningsfaktoren er ifølge personer som er kjent med saken, dagens 22 nm produksjonsteknologi. Det er med andre ord ikke umulig at kjerneantallet økes når Haswell flyttes over på 14 nm produksjonsteknologi.

Som en slags kompensasjon har Intel likevel klart å øke ytelsen som hver kjerne leverer.

Et viktig tiltak har vært å øke antall eksekvereringsporter fra seks til åtte. Haswell kan med andre ord utføre åtte operasjoner per sekund, kontra seks på Ivy Bridge. Videre har Intel økt båndbredden til både L1 og L2-cachene. En hyggelig konsekvens av dette er at eksisterende program automatisk vil få økt ytelse på Haswell-baserte prosessorer.

Utviklere trenger med andre ord ikke å gjøre noe aktivt for å øke programytelsen. Dersom programutviklere ønsker å gjøre noe aktivt for å optimalisere sine programmer for Haswell, har Intel, tradisjonen tro, en hel haug av nye instruksjoner som utviklere kan boltre seg i.

Vektorprosesseringsinstrukssettet AVX kommer i en ny og oppgradert utgave, kalt AVX 2. Beregningsglade utviklere hadde håpet at Intel ville øke bredden på AVX-registrene til 512-bit slik selskapet har gjort i den kommende Xeon Phi-akseleratoren, men Intel har valgt å fortsette på samme registerbredde, det vil si 256-bit.

Kraftig verktøy

Den gode nyheten er at Intel har endelig fått på plass støtte for FMA (Fused Multiply Add). Med FMA kan prosessoren utføre flyttallsaddisjon og multiplikasjon i samme klokkesyklus. Andre instrukser som det kan være verdt å notere seg er: samling (gather), nye vektoroperasjoner med spesiell vekt på heltallsoperasjoner, bitmanipuleringsoperasjoner og egne instruksjoner med tanke på kryptografi.

Den siste og viktige nyheten som introduseres med Haswell er en teknologi som går under navnet Transactional Synchronization Extensions (TSX). Tanken bak TSX er å utstyre programutviklere med et kraftig verktøy for å redusere den negative ytelseseffekten som synkronisering har i parallelle applikasjoner. Programutviklere har en tendens til å overdrive bruken av synkronisering for å være på den sikre siden.

Ved hjelp av TSX kan utviklere markere kritiske områder som muligens må synkroniseres. TSX vil da forsøke å kjøre gjennom området uten synkronisering for å sjekke om det oppstår konflikter. Dersom konflikter ikke oppstår, kjører programmet videre. Skulle det oppstå konflikter, vil programmet rulle tilbake til starten av det kritiske området og programområdet vil da kjøres synkront.

Konklusjon

Intel har som vanlig veldig stor tro på sin kommende mikroarkitektur, den fjerde siden introduksjonen av Nehalem. Selv om Haswell ikke ser imponerende ut på papiret (samme antall kjerner, cachestørrelse, produksjonsteknologi osv.) har det vært stor fokus på å øke ytelsen først og fremst ved å øke båndbredden og paralleliteten innenfor hver kjerne. En hyggelig konsekvens er at programmer ikke nødvendigvis må oppdateres for å yte bedre.

Det er per dags dato vanskelig å se for seg hvor rask Haswell blir sammenliknet med Ivy Bridge, rett og slett fordi Intel ikke har startet produksjonen av Haswell (selv produksjonen av prøveeksemplarer har ikke startet en gang).

Men vi vill bli veldig overrasket om Intel ikke klarer å levere en ytelsesøkning i underkant av 10 prosent over dagens Ivy Bridge-arkitektur. Slik tidligere arkitekturer før Haswell har klart, men samtidig skal man ikke glemme at Intel har denne gangen vektet effektforbruk høyere enn ytelse.

De første Haswell-baserte prosessorene er ventet på markedet før utgangen av mars 2013.